logo
7、数字位IC的芯片切割容量despikingcapacitor
数字位IC侧的扣球容量的目的是提供频率宽度为915~150MHz的特性、容量小（470~100pF）、开关时的瞬间脉冲电流。芯片电容不是越大越好，而是尽可能少地使用符合上述条件的最小电容，即大于0.1mF的电容是最佳的。数字IC的频率越高容量越小。0.lmF容量在到l5MHz为止的系统频率中使用，若超过l5MHz以上则使用0.0lmF的容量。高频宽度、低电感盘状陶瓷容量（diskceramICcapacitor）或多层陶瓷容量ICcapacitor）优选为IC之间的芯片容量。因为需要DRAMrefreshcharge，所以需要大的芯片切割容量，通常在256KDRAM中需要0。lmF的芯片容量。
将电容尽可能接近IC排列，将Vcc和GND销置于晶片的相反侧的基准形成对EMI敏感的电路，IC电源接近时电路变得相当小，图12排列典型的逻辑IC的容量，将电容置于Vcc和GND的中间位置。
8、电源线滤波器（powerLineFilter）
在需要进一步过滤电源代码的噪声的情况下，可以使用LC或p滤波器（图13），尽可能使滤波器接近元件，并在滤波器附近绕组其他信号。
图13。电源滤波器
陶铁磁珠ferritebead也不是理想的系统高频噪声Ott、1988、pp.152？可以用于滤波156，并且提供了一种更便宜的方法来增加高频衰减，但是对于直流或低频信号不导致信号衰减，并且对于消除超过lMHz的噪声是最经济的。陶铁磁珠的阻抗通常低于l00Omega。主要应用于低阻抗电源电路、例如电源供应器、C级功率放大器、谐振电路以及SCR开关电路等。单珠在不能有效地滤波高频噪声的情况下，也可以将多个珠子卷到串联或多个线圈上，但注意到线圈数的增加，杂质容量提高，对高频噪声的滤波不利。陶铁磁体珠如图14所示，可以以圆柱形在导体上滑动，在电源供应器的情况下，应该使磁体珠接近PCB的电源输出端。
图14。抑制高频噪声ferritebead电源输出端子电源供应器PCB
9、信号布局
电源线和地线的布局结束后，接下来是信号线的布局。在布局数位和类比混合信号PCB时，请不要混合数位和类比信号。电路板上的数位电路、类比电路以及容易产生噪声的电路，如图所示必须分割。首先缠绕最敏感的线路，试着消除电路间的莲藕路径。通常，与数字电路或噪声发生电路的接口的低阶类比电路最容易被干扰，在绕组时必须特别注意。
10、数字电路的噪声和布线
类比电路的噪声通常从电路基板的外部产生，但由于数字电路的噪声大多从内部产生，所以如何降低内部噪声是数字电路基板布线的第一考虑因素。以MCU为主的系统中最敏感的信号是定时、复位和线路中断，振荡器在起动时特别敏感。请不要将这些线路与高电流开关线路平行。容易被电磁交互藕合信号破坏。该效果容易地破坏MCU通过中断码的执行，导致意外的复位或中断。当定时信号被干扰时，整个系统由于相位损失而失去同步。由于MCU的执行基于适当的时钟脉冲波，所以不希望在EMI的干扰下恢复正常操作。
振动器或陶瓷谐振时钟是RF电路，并且必须绕组以降低发光比特电平和灵敏度。图15以包装振荡器或陶瓷共振器和DIP的例子进行说明，尽量使振荡电路的配置接近MCU，在振荡器或陶瓷共振器的主体较长的情况下放置在PCB下进行包装接地。振荡器在PCB以外的情况下，将MCU放置在PCB连接器附近。否则，尽量使MCU靠近振荡器，缩短绕组距离。振动线路的地线，连接元件有可能使用最短绕组的地脚位置，电源和地脚应该直接绕组PCB的电源部。图16PCBI/O接地和I/O电缆的莲藕电容分解配线方式。
11、类比电路的噪音和布线
低阶信号（low？levelsignal容易受到数字信号的干扰。在必须混合存在类比和数字位信号的情况下，为了决定彼此的线路交叉在90度的角上，交互藕合crosscoupling）的效果降低。
类比电路的signalreference未从数字线路中分离时，类比？数字转换器的信号受到严重干扰，因此直接将数字电源和接地进行类比：？不能输入数字转换器的signalreference线路。这些引脚必须直接绕组来自母板电源端的基准电压。使用lK欧姆的电阻和l.0mF容量对该电压进行滤波。
图15。石英或陶瓷共振电路的线路布局
图16。PCB《洁净型I/O》接地和I/O电缆的莲藕电容布线方式
四、PCB设计布局噪声降低的检查要点
批量生产线板前有以下详细的检查表，这些检查项目是市场经验和实际操作应用的经典Montrose，1996。Ott,1988。
1、噪声源的抑制
在适合设计规格的前提下，使用最低频率的时钟和最缓慢的上升时间。
当时钟电路位于电路板之外时，相关联的时序电路（例如MCU）接近连接器，否则，置于母板的正中间。
将振动器并排PCB接地。
尽量缩小定时信号的循环区域。
将数字I/O驱动器（digitalI/Odriver）配置在PCB外缘。
输入到PCB的信号被适当地滤波。
适当地对远离PCB的噪声信号进行滤波。
盘状陶瓷容量（diskceramICcapacitor）或多层陶瓷容量（multillayerceramICcapacitor）被用作数字逻辑IC的芯片容量。
尽量将数位IC的despikingcapacitor靠近IC的旁边。
使用配线包装OP放大器quot;端接地；quot;一端为输入信号端。
对继电器线圈施加适当的突波衰减surgeabsorber。
为了降低高频辐射，使用45度角（圆弧更优选）的绕组代替90度角。
根据需要，用feed-throughcapacitor连接发生高频噪声的电源电缆。
根据需要，与产生高频噪声的电源线串联陶铁磁珠ferritebead），对高频噪声进行滤波。
shield将cable的两端接地（但是，不是作为接地线），减少电磁辐射。
2、减少噪音的莲藕
在经济允许的情况下，使用多层电路板分离PCB上不同性质的电路。4层板PCB通常外侧的2层是信号，中间的2层是电源层和接地层groundlayer。电路基板为数字类比混合电路的情况下，必须分别布线数字和类比的走线，最后将地线单点连接。
单层和双层线路板使用单点电源和接地布局。使用双层线路板以微处理器为基础制作控制板（数字类比混合电路）时，应特别注意数字位和类比电路“电源线”和“地线”的布局。
传输路径选择晶片集以缩短定时。
将digitalI/O晶圆组件配置在PCB边缘部，靠近连接器。
高速逻辑制动器仅限于用于特定功能的电路。
电源和接地使用宽绕组。
定时绕组汇流排和晶片能量被保持成与I/O针和连接器分离。
尽量使数位信号线（特别是时钟信号）远离类比输入和电压基准销。
与混合信号转换器并用时，请勿使数字位与类比线交叉。信号的绕组必须彼此分开。
分离噪声和低阶比信号的腿部位置。
将定时信号垂直于I/O信号绕组。
时序电路远离I/O信号线。
尽可能缩短敏感的腿的长度就好了。
重要的线路用宽幅平坦的绕组处理，绕组的各一侧采用了接地保护环。
请不要将敏感的信号线与高电流、高速交换信号并行。
缩短莲藕容量的脚位长度。
高频线路必须短而直接维持。
缩短定时和其他周期信号的绕组长度。
避免在对振动器和其他噪音极度敏感的电路下绕组。
过滤包含机密线路的信号线。
在低阶信号和噪声销位于相同连接器上的情况下，例如平导线（flatcable）被尽量分离，并被配置在地线之间。
避免低频（（low-level、低频low-frequency电路的接地电路groundloop。
拧噪声线twisted，消除相互间的莲藕和电磁辐射。
请不要使用所有IC的电源和接地销连接到空。
3、降低噪音吸收
请尽量避免信号环回。否则，将减少环回范围。
分离信号、噪音及硬件电源和接地。
使用可选择的频率滤波器来应用。
将未使用的所有输入连接到电源或接地。
对所有类比基准电压施加旁路容量。
接地管状容量tubularcapacitor的外周箔。
将电解容量并联地连接到一个高频容量上。
不使用高效率类比及混合信号ICSIC座。
